学位论文 > 优秀研究生学位论文题录展示

可重构SoC设计技术研究

作　者: 古海云
导　师: 许居衍
学　校: 东南大学
专　业: 微电子学与固体电子学
关键词: 可重构SoC 动态重构SoC 配置压缩可编程片上系统(System on Programmable Chip) 自重构不规则二维Mesh NoC NoC映射算法
分类号: TN47
类　型: 博士论文
年　份: 2006年
下　载: 1354次
引　用: 10次
阅　读: 论文下载

内容摘要

PC市场日渐成熟,以个人信息助理为代表的“数码消费品”终将主导半导体应用市场的下一轮增长,数码消费品的一大特征就是频繁地更新换代。可重构SoC结合了指令集处理器的存贮软编程和可重构逻辑器件的硬布线编程的优点,既具有很强的计算能力、又具有灵活的重构特点;既内涵很宽的通信协议、又有足够的“净空”留给用户去应用创新。也就是说,基于某一个应用领域的可重构SoC架构形成后,用户可以仅仅通过软件编程就能达到重构特定应用功能的目的,这一特点不仅大大适应了后PC时代“数码消费品”应用市场对硅产品既要求高度复杂,又要求较低成本和快速更新上市的要求,而且还因此推动着半导体产业结构的进一步分化,催生“不搞芯片设计、专事平台上创新应用”的Designless模式的涌现。本论文针对“数码消费品”将主导未来半导体应用市场的发展趋势,研究动态重构SoC的设计方法和实现技术。鉴于可重构SoC既是产业界的热点,又是学术研究的前沿,因而论文特别在“直接影响动态重构SoC可实现性和系统成本的FPGA配置数据压缩技术”和“可重构技术与片上通信网络(NoC)技术相结合”两个方面做了重点研究。主要研究工作与取得的创新成果如下:(1)系统总结了业界从ASIC和FPGA两个方向实现可重构SoC所取得的研究成果,并讨论可重构SoC的未来发展方向。尝试以“谁来控制重构、配置何时生成、重构粒度如何”三个问题为轴,建立了动态重构的三维分类法。提出了可涵盖所有动态重构模式的通用DRSoC(动态重构SoC)体系结构,并初步探讨其计算模型和设计流程。以基于Xilinx 32位软核Microblaze的SoPC为目标平台,研究DRSoC实现技术,总结两种动态重构设计方案:“System ACE方案”和“ICAP方案”,并将两种实现方案相结合,实现对通用DRSoC体系结构的模拟,示例其设计流程。(2)研究FPGA配置数据的无损压缩技术,以FPGA配置数据的“帧间数据规律性”和“帧内数据规律性”概念作为算法改进的基础,提出了改进型LZW压缩算法,采用5种通用电路模块为例,以5种不同规模的Xilinx Virtex系列FPGA为目标器件,改进后的算法对配置数据的压缩率在45.63%～67.38%之间,比基本LZW算法压缩率平均提高了10%。在此基础上进一步抽象出片上动态重构通用设计方法,提出了实用的工程目录范例。该设计方法和工程目录范例在11种实用电路模块上进行了实验验证,基于“配置间规律性”的实时压缩技术对动态重构中的部分配置数据取得了43.69%的压缩效果,同时也检验了可重构设计方法的工程实用性。(3)在总结和分析NoC映射算法相关研究的基础上,针对实际系统中各IP核通常在规模上会有很大差异的特点,选择不规则2D Mesh作为动态重构NoC的拓扑结构,建立了NoC拓扑结构的映射算法数学模型和优化目标函数,提出了保证网格不重叠约束条件的数学表达和IP间通信距离的求解方法。以一个视频解码器为例验证了该映射算法的可行性,并给出了FPGA布局结果的实现示例。

全文目录

中文摘要  4-5
英文摘要  5-9
第一章绪论  9-15
  1.1 集成电路（IC）发展规律综述  9-13
    1.1.1 IC 产品的“波动循环”  9-10
    1.1.2 IC 产业的“三次变革”  10-12
    1.1.3 IC 设计的发展规律  12-13
  1.2 选题依据  13
  1.3 论文内容  13-15
第二章可重构技术  15-29
  2.1 可重构技术基础  15-19
    2.1.1 现场可编程门阵列 FPGA  15-16
    2.1.2 可重构领域基本概念  16-19
      2.1.2.1 可重构术语  16-17
      2.1.2.2 重构特性分类  17-18
      2.1.2.3 可重构系统基本结构  18-19
  2.2 可重构技术的发展概况  19-27
    2.2.1 可重构处理器  20-21
    2.2.2 可重构SoC  21-26
      2.2.2.1 可重构SoC 的ASIC 解决方案——RSoC  21-22
      2.2.2.2 可重构SoC 的FPGA 解决方案——SoPC  22-26
    2.2.3 可重构操作系统  26-27
  2.3 可重构SoC 的未来  27-28
  2.4 小结  28-29
第三章动态重构片上系统(DRSoC)设计方法和实现技术  29-50
  3.1 DRSoC 设计方法  29-35
    3.1.1 相关研究  29-30
    3.1.2 动态重构三维分类法  30-31
    3.1.3 通用 DRSoC 体系结构  31-32
    3.1.4 DRSoC 计算模型  32-34
    3.1.5 DRSoC 设计流程  34-35
  3.2 DRSoC 实现技术  35-49
    3.2.1 基于Microblaze 的SoPC  35-36
    3.2.2 System ACE 方案  36-38
    3.2.3 ICAP 方案  38-40
    3.2.4 通用DRSoC 模拟方案  40-49
      3.2.4.1 OPB HWICAP  41-44
      3.2.4.2 OPB SYSACE  44-47
      3.2.4.3 设计示例  47-49
  3.3 小结  49-50
第四章 DRSoC 的配置压缩技术  50-66
  4.1 配置压缩技术  50-55
    4.1.1 相关研究  51
    4.1.2 LZW 压缩算法原理  51-53
    4.1.3 帧内规律性和帧间规律性  53-55
  4.2 配置压缩算法改进与验证  55-58
    4.2.1 算法改进  55-56
    4.2.2 模拟实验  56-58
    4.2.3 解压缩硬件  58
  4.3 Virtex FPGA 部分配置压缩  58-65
    4.3.1 部分配置压缩解决方案  58-59
    4.3.2 动态重构系统设计方法  59-64
      4.3.2.1 基于模块化的设计方法  59-60
      4.3.2.2 动态重构系统的设计特性  60-62
      4.3.2.3 动态重构系统的工程目录结构范例  62
      4.3.2.4 动态重构系统设计流程和要点  62-64
    4.3.3 部分配置数据压缩模拟结果  64-65
  4.4 小结  65-66
第五章可重构器件片上通信网络  66-83
  5.1 NoC 技术  66-73
    5.1.1 相关研究  66-71
      5.1.1.1 行业发展趋势导致NoC 的出现  66-67
      5.1.1.2 NoC 硬件结构  67-69
      5.1.1.3 NoC 通信协议  69-70
      5.1.1.4 NoC 研究概况  70-71
    5.1.2 NoC 与总线结构的性能对比  71-72
    5.1.3 NoC 设计方法学  72-73
  5.2 可重构器件NoC 映射算法研究  73-82
    5.2.1 NoC 映射算法的相关研究  73-75
    5.2.2 可重构器件NoC 设计  75-82
      5.2.2.1 不规则 2D mesh NoC 映射数学模型  76-77
      5.2.2.2 优化目标函数  77-79
      5.2.2.3 映射算法验证  79-81
      5.2.2.4 映射结果 FPGA 实现  81-82
  5.3 小结  82-83
第六章总结与展望  83-85
  6.1 总结  83
  6.2 展望  83-85
致谢  85-86
参考文献  86-91
攻读博士学位期间发表的论文  91

可重构SoC设计技术研究

内容摘要

全文目录

相似论文