学位论文 > 优秀研究生学位论文题录展示
基于DSPs的媒体处理系统芯片设计研究
作 者: 俞国军
导 师: 姚庆栋;刘鹏
学 校: 浙江大学
专 业: 通信与信息系统
关键词: 媒体处理器 媒体指令扩展设计 数据旁路 媒体处理系统芯片 任务调度
分类号: TN919.82
类 型: 博士论文
年 份: 2006年
下 载: 460次
引 用: 8次
阅 读: 论文下载
内容摘要
媒体处理系统芯片结构根据其实现方式的不同,可分为两种结构:专用集成电路媒体处理系统芯片和可编程媒体处理系统芯片。近年来,随着半导体技术和微处理器技术以及媒体处理算法(如音频、视频)不断地在发展,业界更倾向于采用基于DSP的媒体处理系统芯片结构,基于DSPs(集成多个DSP)的媒体处理系统芯片设计也成为了VLSI领域的研究热点。本文主要研究了基于DSPs的媒体系统芯片设计中几个关键问题:DSP结构、微结构设计,媒体系统芯片结构、任务调度策略设计。 在过去的几年,浙江大学信息与电子工程学系SOC R&D小组研发了具有自主知识产权RISC/DSP结构MD32系列处理器的第一个成员:MediaDSP3201。 事实上,DSP结构一直是在应用算法的驱动下发展的。在本文中,为进一步提高MediaDSP3201的媒体处理性能,根据媒体处理的算法特点,展开了MediaDSP3202的设计研究。MediaDSP3202继承了MediaDSP3201的RISC/DSP混合体系结构及其指令集,并扩展了支持128比特SIMD操作的EMS指令集和支持比特操作的VLD解码并行指令以及有利于提高IDCT/MC算法实现性能的部分专用SIMD指令。 在DSP微结构设计方面,本文根据MD32系列处理器的流水级特点,给出了一种分布式数据旁路机制设计策略,有效避免了处理器在执行过程中不必要的流水级停顿,并通过“数据转发链模型”实现。此策略在考虑转发效率的同时,通过电路优化避免转发电路对流水级时延的影响,以提高处理器整体性能。 通过对两种体系结构的比较,我们自主研发了基于双处理器的可编程媒体处理系统芯片的硬件结构,并完成了兼容MPEG的数字音视频解码系统芯片MediaSOC3221A的设计。 对一个基于DSPs的媒体处理系统芯片而言,除了需要DSP核的相关优化设计以外,系统结构、任务分配和调度等设计问题同样非常关键。基于DSPs的媒体系统芯片任务调度包括两类:处理器任务调度和总线任务调度,而处理器任务调度又分为全局任务调度和局部任务调度,本文对媒体系统芯片的任务调度问题展开了研究。 以MediaSOC3221A为例,通过对数据输入流模型的分析,进行了系统软硬件任务的划分,采用了一种静态的处理器全局任务调度方法:主控微处理器RISC32完成系统层解码、音频解码、系统控制等任务;媒体处理器MediaDSP3201则完成视频解码相关的任务,并对两个处理器的局部任务调度做了进一步的优化设计。考虑媒体系统芯片的周期性和非周期总线调度任务特性,本文给出了一种基于动态优先级的实时总线调度策略,所给设计方法普遍适用于多请求源总线任务调度的多媒体系统芯片设计中。
|
全文目录
摘要 3-4 Abstract 4-5 目录 5-7 第一章 绪论 7-31 1.1 图像压缩技术进展 7-8 1.2 基于DSP的视频编解码器优化设计 8-12 1.2.1 存储复杂度优化方法 8-10 1.2.2 时间复杂度优化方法 10-12 1.3 媒体系统芯片的实现结构 12-19 1.3.1 专用集成电路(ASIC) 12-14 1.3.2 通用微处理器的多媒体扩展结构 14-15 1.3.3 可编程媒体处理器结构 15-19 1.4 媒体系统芯片SoC设计方法 19-28 1.4.1 软硬件协同设计策略 19-21 1.4.2 异质媒体系统芯片设计策略 21-22 1.4.3 系统芯片集成的设计方法 22-25 1.4.4 嵌入式系统芯片的灵活性设计 25-28 1.5 本文的主要贡献及内容安排 28-31 第二章 数字信号处理器媒体增强设计研究 31-55 2.1 数字信号处理器的媒体增强 31-36 2.1.1 MD3201处理器、指令集结构 32-34 2.1.2 基于MD3201的MPEG解码器实现 34-35 2.1.3 基于SIMD指令的视频算法实现瓶颈 35 2.1.4 MD3202媒体增强指令设计方法 35-36 2.2 MediaDSP3202处理器媒体增强指令设计 36-45 2.2.1 VLD媒体指令扩展 37-39 2.2.2 IDCT媒体指令扩展 39-42 2.2.3 MC媒体指令扩展 42-45 2.3 128比特SIMD操作:EMS指令集设计 45-50 2.3.1 EMS指令集的编码实现 45-48 2.3.2 存储结构组织设计 48-49 2.3.3 EMS指令扩展的硬件支持 49-50 2.4 MD3202处理器性能评估 50-53 2.4.1 基于MD3202的MPEG解码器性能评估 50-51 2.4.2 基于MD3202的H.264核心算法性能评估 51-53 2.5 本章小结 53-55 第三章 媒体增强数字信号处理器微结构优化设计 55-73 3.1 流水线控制 55-58 3.1.1 流水线竞争 55-57 3.1.2 流水线控制(PCU) 57-58 3.2 MD32流水级结构和数据转发机制设计 58-64 3.2.1 MD32流水级结构 58-59 3.2.2 数据转发路径 59-61 3.2.3 集中式数据转发机制 61-62 3.2.4 分布式数据转发机制 62-64 3.2.5 DBPU数据丢失现象 64 3.3 数据转发电路时延优化 64-67 3.3.1 数据通道时延优化 64-65 3.3.2 控制通道时延优化 65-67 3.4 分布式转发机制性能分析 67-69 3.5 MD32流水线控制器(PCU)设计策略及优化 69-71 3.6 本章小结 71-73 第四章 基于DSPs的媒体系统芯片任务调度设计研究 73-97 4.1 媒体处理系统芯片结构 73-79 4.1.1 专用集成电路结构媒体系统芯片 74-76 4.1.2 基于DSPs的双核媒体系统芯片:MediaSOC3221A 76-78 4.1.3 两种结构的实现结果比较 78-79 4.2 基于DSPs的媒体系统芯片的任务调度 79-83 4.2.1 媒体系统芯片存储器、总线、处理器模型 79-80 4.2.2 媒体系统芯片处理器任务调度 80-82 4.2.3 媒体系统芯片总线任务调度 82-83 4.3 处理器(RISC32/MD3201)任务调度策略 83-92 4.3.1 数据流模型及系统级软硬件任务划分 83-86 4.3.2 RISC32任务调度:静态任务分割法 86-88 4.3.3 基于数据驱动的视频解码、调度策略 88-92 4.4 基于动态优先级的总线任务调度策略设计 92-94 4.5 本章小结 94-97 全文总结 97-99 参考文献 99-107 作者攻读博士学位期间发表的主要学术论文 107-109 作者攻读博士学位期间参与的科研工作 109-111 致谢 111
|
相似论文
- 基于混合自适应遗传算法的动态网格调度问题研究,TP393.09
- 多核系统中实时任务调度算法的研究,TP332
- 基于云计算的软件测试服务研究,TP311.53
- 基于GALS的多核互连及任务调度策略研究,TN47
- 多核集群环境下并行地理计算执行时间预测技术研究,TP338.6
- 云计算中依赖任务动态并行调度机制的研究,TP3
- 基于云计算的海量视频转换平台的设计与实现,TP311.52
- 10kV高压开关柜智能化在线监测系统研究,TM591
- 基于期望信任效益函数的网格作业调度算法的研究与仿真,TP393.01
- 基于LRSS的可重构任务调度算法研究,TP393.05
- 一种改进型Min-Min调度算法,TP393.01
- 面向任务调度的集群功耗管理,TP393.01
- 基于Min-Min和Max-Min算法改进的网格调度算法的研究,TP393.01
- 实时操作系统核心算法的硬件实现,TP316.2
- 数据仓库ETL分配与调度模型研究,TP311.13
- 基于VxWorks的MTP协议分析与实现,TP316.2
- 面向多级SPM存储的并行程序优化,TP333
- 基于PADK的音频编码器开发平台设计,TN762
- 基于网格技术的电力稳态安全分析研究与应用,TM712
- 电力网格仿真系统任务调度的研究与实现,TM743
- 敏捷卫星任务调度技术研究,V448.2
中图分类: > 工业技术 > 无线电电子学、电信技术 > 通信 > 图像通信、多媒体通信 > 图像终端、多媒体终端
© 2012 www.xueweilunwen.com
|