学位论文 > 优秀研究生学位论文题录展示

改进的离散余弦反变换迭代算法研究与音频DSP核设计

作　者: 李辉
导　师: 李平
学　校: 电子科技大学
专　业: 微电子学与固体电子学
关键词: 改进的离散余弦反变换 IV型离散余弦/正弦变换 II型反离散余弦变换硬件加速器音频编码数字信号处理器现场可编程门阵列
分类号: TN912.3
类　型: 博士论文
年　份: 2010年
下　载: 223次
引　用: 2次
阅　读: 论文下载

内容摘要

改进的离散余弦反变换(IMDCT)是音频解码中的关键技术,其计算复杂并对音频解码的实时性有显著影响。IMDCT迭代算法具有适用范围广、适合超大规模集成电路并行实现等优点,受到学术界的广泛关注。本文提出了三种新的IMDCT迭代算法,设计并验证了相应的IMDCT硬件加速器结构。与传统的IMDCT迭代算法相比,三种新算法的计算效率有明显提高。为了准确评估新的IMDCT迭代算法的计算效率和深入研究基于音频DSP核的音频解码技术,本文设计了一个24位音频DSP核,并通过AC-3实时解码实验对其进行了验证。通过对IMDCT迭代算法的渐进研究,多次对IMDCT迭代算法及其硬件加速器结构进行改进,并把最终得到的高效IMDCT迭代算法和高精度硬件加速器应用于5.1声道的AC-3实时解码。本文的主要工作包括:(1)提出了一种新的基于IV型离散余弦变换/IV型离散正弦变换(DCT-IV/DST-IV,type-IV discrete cosine transform/type-IV discrete sine transform)分解的IMDCT快速算法(为了表述方便,以下称之为第一种IMDCT迭代算法),并给出了相应的IMDCT硬件加速器迭代结构。与两种已报道的IMDCT迭代算法相比,本文提出的第一种IMDCT迭代算法具有更高的计算效率,而且相应的硬件加速器结构更简单。实验结果表明:采用本文提出的第一种IMDCT迭代算法和相应的硬件加速器,计算512点IMDCT所需的时间比已报道的高效IMDCT迭代算法的计算时间减少了38%。(2)为了节省硬件资源,本文提出了一种精简的IMDCT硬件加速器结构。根据本文提出的第一种IMDCT迭代算法,IMDCT的计算被转化为DCT-IV/DST-IV的计算。通过由DST-IV到DCT-IV的变换,DCT-IV/DST-IV变为了DCT-IV/DCT-IV的形式。为了简化IMDCT硬件加速器的结构,在硬件加速器中采用了一种占用资源少的DCT-IV迭代结构;通过改变与IMDCT计算有关的窗函数,进一步简化了IMDCT硬件加速器的结构。与第一种IMDCT迭代算法的硬件加速器结构相比,精简的的硬件加速器结构减少了2个乘法器和2个锁存器。(3)提出了一种混合IMDCT快速算法及其硬件加速器迭代结构。该算法源自本文提出的第一种IMDCT迭代算法,并吸收了已报道的高效IMDCT迭代算法计算时延小的优点。通过结合两种IMDCT迭代算法并对计算项进行重组,得到适合资源共享、复用的IMDCT计算形式。实验结果表明:本文提出的这种混合IMDCT快速算法与本文提出的第一种迭代算法以及已报道的高效迭代算法相比,计算512点IMDCT需要的时间分别减少了20%和51%。与两种对比算法所对应的硬件加速器相比,混合IMDCT快速算法(为了表述方便,以下称之为第二种IMDCT迭代算法)所对应的硬件加速器的硬件资源分别减少了24%和48%。(4)提出了一种可以进行多重分解的IMDCT快速算法和一个高计算精度的硬件加速器结构。基于多重分解的思想,对本文提出的第一种IMDCT迭代算法进行修改,用一种新的分解方式获得4对N/16点的DCT-IV/DST-IV。给出了多重分解的一般规律,并对多重分解算法的计算复杂度进行了评估。此外,为IMDCT多重分解算法设计了高计算精度的硬件加速器。实验结果表明:与本文提出的前两种迭代算法以及已报道的高效IMDCT迭代算法相比,基于IMDCT多重分解算法和相应的硬件加速器,计算512点IMDCT所需的时间分别减少了11%,29%和56%。仿真结果表明:采用IMDCT多重分解算法和相应的硬件加速器进行IMDCT计算能满足AC-3的C级解码器信噪比要求。(5)设计了一个24位音频DSP核,并以AC-3实时解码实验对其进行FPGA原型验证。为了实现5.1声道的AC-3的实时解码,采用了多重分解的IMDCT迭代算法、Goldschmidt除法算法等优化算法,并为音频DSP核设计了IMDCT硬件加速器、码流分解模块等硬件加速模块。实验结果表明:该音频DSP核能用33MHz的时钟频率实现AC-3音频(5.1声道、采样率48KHz、码率448Kbps)的实时解码,接近于高性能DSP(TMS320C62x)解码AC-3所用的29MHz时钟频率。面向AC-3解码对音频DSP核的性价比评估表明:为音频DSP核增添硬件加速模块后,其性价比提高了近3倍。以AC-3的浮点解码结果为标准,分别计算专业的AC-3音频处理工具AC3Tools Pro解码所得结果的信噪比和基于本文的音频DSP核解码所得结果的信噪比。对比5段解码数据表明:基于本文的音频DSP核的解码信噪比比AC3Tools Pro的解码信噪比高1.91-13.9dB。

全文目录

摘要  5-7
ABSTRACT  7-13
第一章绪论  13-22
  1.1 音频解码的主要方式  13-16
    1.1.1 ASIC 解码  13-14
    1.1.2 软件解码  14
    1.1.3 RISC（DSP）+ASIC 解码  14-15
    1.1.4 改进的RISC 解码  15
    1.1.5 音频DSP 核解码  15-16
  1.2 改进的离散余弦反变换（IMDCT）快速算法  16-20
    1.2.1 基于FFT/IFFT 的IMDCT 快速算法  16-17
    1.2.2 基于DCT/DST 的IMDCT 快速算法  17-18
    1.2.3 IMDCT 的直接分解算法  18-19
    1.2.4 IMDCT 的迭代算法  19-20
  1.3 本文的主要内容  20-22
第二章音频DSP 核设计  22-45
  2.1 DSP 处理器结构研究  22-25
    2.1.1 基本DSP 处理器结构  22-23
    2.1.2 超长指令字（VLIW）DSP 结构  23
    2.1.3 超标量DSP 结构  23-24
    2.1.4 可重构DSP 结构  24
    2.1.5 多核DSP 结构  24
    2.1.6 专用DSP 处理器结构  24-25
  2.2 音频DSP 核的设计方法学  25-27
    2.2.1 软硬件开发环境  25-26
    2.2.2 设计流程  26-27
  2.3 音频DSP 核的指令集  27-31
  2.4 音频DSP 核的结构  31-33
  2.5 音频DSP 核的关键模块设计  33-44
    2.5.1 硬件循环模块的设计  33-37
      2.5.1.1 硬件循环的设计  33-36
      2.5.1.2 硬件循环的FPGA 验证  36-37
    2.5.2 乘法器与乘累加模块的设计  37-40
      2.5.2.1 乘法器的设计  37-40
      2.5.2.2 乘累加模块的设计  40
    2.5.3 码流分解模块的设计  40-42
    2.5.4 取较大值/较小值模块的设计  42-43
    2.5.5 桶状移位器的设计  43-44
    2.5.6 IMDCT 硬件加速器模块  44
  2.6 本章小结  44-45
第三章 IMDCT 迭代算法及其硬件加速器结构研究  45-90
  3.1 一种新的基于DCT-IV/DST-IV 分解的IMDCT 快速算法及实现结构  46-53
    3.1.1 基于DCT-IV/DST-IV 分解的IMDCT 快速算法  46-52
      3.1.1.1 N 点IMDCT 分解为一对N/4 点DCT-IV/DST-IV  46-48
      3.1.1.2 一对 N/4 点 DCT-IV/DST-IV 分解为两对 N/8 点 DCT-IV/DST-IV  48-52
    3.1.2 IMDCT 快速算法的迭代实现结构  52-53
    3.1.3 小结  53
  3.2 一种精简的IMDCT 硬件加速器实现结构  53-57
  3.3 一种混合IMDCT 快速算法及其硬件加速器结构  57-68
    3.3.1 混合IMDCT 快速算法  58-65
      3.3.1.1 DCT-IV/DST-IV 分解算法  58-59
      3.3.1.2 化DCT-IV 的计算为IDCT-II 的计算  59-63
      3.3.1.3 适合资源共享、复用的计算形式  63-65
    3.3.2 硬件加速器结构  65-68
    3.3.3 小结  68
  3.4 一种IMDCT 的多重分解算法及其硬件加速器设计  68-90
    3.4.1 IMDCT 的多重分解算法  68-83
      3.4.1.1 N 点IMDCT 分解为1 对N/4 点变换  68-70
      3.4.1.2 1 对N/4 点变换分解为2 对N/8 点变换  70-74
      3.4.1.3 2 对N/8 点变换分解为4 对N/16 点变换  74-77
      3.4.1.4 4 对N/16 点变换变为4 对N/16 点DCT-IV/DST-IV  77-83
    3.4.2 硬件加速器结构  83-86
      3.4.2.1 4 对 N/16 点 DCT-IV/DST-IV 变为 4 对 N/16 点 DCT-IV/DCT-IV  84-85
      3.4.2.2 新的硬件加速器结构  85-86
    3.4.3 IMDCT 多重分解算法计算复杂度分析  86-88
    3.4.4 IMDCT 多重分解算法误差分析  88
    3.4.5 小结  88-90
第四章基于音频DSP 核的AC-3 解码设计与验证  90-116
  4.1 AC-3 算法简介  90-91
  4.2 音频解码系统架构  91-95
    4.2.1 输入缓冲  92-93
    4.2.2 输出缓冲  93-94
    4.2.3 PCI 接口  94-95
    4.2.4 音频DAC  95
  4.3 AC-3 解码设计与优化  95-104
    4.3.1 解码策略  95-96
    4.3.2 关键设计与优化  96-104
  4.4 AC-3 解码验证  104-108
    4.4.1 AC-3 解码的验证方法  104-106
    4.4.2 AC-3 解码的仿真与实验验证  106-108
  4.5 面向AC-3 解码的音频DSP 核性价比与信噪比评估  108-116
    4.5.1 面向AC-3 解码的音频DSP 核性价比评估  108-110
    4.5.2 信噪比评估  110-116
第五章结论和展望  116-119
  5.1 结论  116-117
  5.2 后续工作  117-119
致谢  119-120
参考文献  120-131
攻博期间取得的研究成果  131-133

相似论文

基于DSP的永磁同步交流伺服电机控制系统研究,TM383.42
低损耗有源电力滤波器控制器设计,TN713.8
基于正交幅度调制的室内可见光无线通信系统研究,TN929.1
自主水下航行器组合导航算法研究与系统实现,U666.1
卷积码编译码算法研究及其FPGA实现,TN791
基于FPGA的闪电信号处理研究,TN791
基于DSP和CPLD的运动控制卡设计与实现,TP273
基于DM6467 DSP处理器的多通道H.264视频编码软件设计,TN919.81
基于FPGA的高速数据采集系统设计,TP274.2
永磁直线电动机磁悬浮系统鲁棒控制策略研究,TM359.4
基于加窗插值FFT的电力谐波检测技术研究,TM935
列车全数字紧急对讲单元硬件设计与实现,TP273
机载合成孔径雷达回波信号仿真研究,TN958
基于嵌入式Linux的DSRC通信协议设计与实现,TN915.04
π/4-DQPSK基带通信系统设计与仿真,TN919.3
基于DSP的单目视觉定位方法关键技术研究,TP391.41
手指运动姿态检测及对机械手的控制研究,R318.0
USB2.0设备控制器的设计,TP336
晶体生长炉PID神经网络温度控制研究,TP13
基于DSP的柑橘品质检测算法研究,TP391.41
数字信号处理器存储器系统设计,TP333