学位论文 > 优秀研究生学位论文题录展示

32位高性能嵌入式CPU及平台研发

作　者: 葛海通
导　师: 严晓浪
学　校: 浙江大学
专　业: 电路与系统
关键词: 嵌入式CPU SoC设计平台多媒体增强单指令多数据流存储器管理等价性验证
分类号: TP332
类　型: 博士论文
年　份: 2009年
下　载: 396次
引　用: 1次
阅　读: 论文下载

内容摘要

嵌入式CPU作为SoC设计中最重要最关键的IP,其研发受到了广泛关注。本文主要围绕CKCORE国产32位嵌入式CPU的研制,对其体系结构、核心模块、验证流程,以及SoC平台等多项关键技术进行了深入研究。本文自主设计了32位嵌入式CPU的微体系结构,解决了乱序执行和快速退休、分支预测、写缓存、CPU硬核化等核心技术,实现了高性能低功耗的CK510。本文进一步研究了基于超标量体系的CK610,提出了投机执行、非阻塞指令发射和数据访问、硬件保留栈,以及动态可配置的CACHE回写等关键技术,大幅提升了性能。CK510/CK610按行业标准实现了硬核化,其主要技术指标与国际同档嵌入式CPU相当。针对多媒体增强单元设计,本文提出了宏单元分段共享的SIMD运算框架,通过基本乘法和加法逐层构建不同宽度的SIMD运算单元,有效解决了传统方法部分积过多,控制复杂和进位链延时大的缺点。设计了DSP扩展单元,提出了运算延时量化的流水线划分、全流水执行与结果回写、非阻塞发射与乱序执行,以及指令提前退休和延迟回写等多项关键技术,有效提升了多媒体应用性能。针对内存管理单元设计,本文提出一种基于全综合设计流程的分组匹配TLB方法,设计了全流水的TLB存储单元访问机制和初始地址预测,加速了TLB表项查询速度。高性能低功耗两级TLB访问机制,实现了访问速度与访问容量的优势互补。本文同时提出了软件透明的动态页面合并技术,提高了uTLB表项的地址转换效率。针对CPU的设计验证,本文重点研究了一种新的等价性验证流程及其验证系统ZDFV。ZDFV的核心由面向RTL级验证工具、面向门级验证工具,以及面向验证的综合工具组成。在对各种验证引擎深入研究的基础上,ZDFV提出了无依赖性割集和量化、锁存器匹配、混合SAT等多种验证方法,有效提升了处理器的验证效率。本文设计了基于自主CPU的SoC开发平台。平台以SPIRIT标准规范IP的特征,以XML标准描述目标SoC,可快速灵活的兼容任意遵从AMBA协议的功能模块,自动完成IP集成。在给定体系架构和约束的情况下,平台可自动生成RTL及FPGA仿真验证平台,支持软硬件协同设计,从而确保系统集成的正确和高效。

全文目录

致谢  5-6
摘要  6-7
Abstract  7-14
第1章绪论  14-33
  1.1 研究背景与意义  14-15
  1.2 CPU设计技术的发展  15-26
  1.3 嵌入式CPU与SoC设计  26-30
  1.4 论文的主要研究内容和贡献  30-31
  1.5 论文的组织结构  31-33
第2章国际主流嵌入式CPU系列  33-52
  2.1 美国MIPS公司的嵌入式CPU  33-36
  2.2 英国ARM公司的嵌入式CPU  36-39
  2.3 美国ARC公司的可配置CPU  39-42
  2.4 美国Tensilica公司的可重构嵌入式CPU  42-46
  2.5 海内外的其他嵌入式CPU  46-48
  2.6 嵌入式CPU的技术趋势总结  48-52
第3章 CKCORE嵌入式CPU设计  52-79
  3.1 CKCORE CPU简介  52-54
  3.2 CK500系列CPU的微结构设计  54-63
  3.3 CK500的硬核和性能  63-69
  3.4 CK600系列CPU设计  69-73
  3.5 CK600的硬核与性能  73-77
  3.6 本章小结  77-79
第4章嵌入式CPU多媒体增强单元设计研究  79-101
  4.1 基于乘法分解的SIMD架构研究  80-87
  4.2 CKCORE多媒体增强单元设计研究  87-98
  4.3 性能对比  98-100
  4.4 本章小结  100-101
第5章基于全综合的两级TLB关键技术研究  101-117
  5.1 基于全综合的分组匹配TLB访问机制研究  102-108
  5.2 高性能低功耗两级TLB访问机制设计研究  108-112
  5.3 基于牺牲uTLB的页面合并方法研究  112-115
  5.4 本章小结  115-117
第6章面向嵌入式CPU设计的等价性验证方法  117-130
  6.1 ZDFV等价性验证系统  117-119
  6.2 基于门级电路等价性验证方法  119-125
  6.3 基于混合SAT的RTL级等价性验证  125-127
  6.4 面向等价性验证的RTL综合工具  127-129
  6.5 本章小结  129-130
第7章基于CKCORE的SoC设计平台  130-153
  7.1 SoC平台的组成和特性  130-132
  7.2 基于CKCORE的CKSoC平台  132-148
  7.3 面向无线音频应用的SoC芯片实例  148-152
  7.4 本章小结  152-153
第8章总结与展望  153-157
  8.1 论文研究工作总结  153-155
  8.2 今后的工作展望与思考  155-157
参考文献  157-168
攻读学位期间取得的科研成果  168-170

32位高性能嵌入式CPU及平台研发

内容摘要

全文目录

相似论文