学位论文 > 优秀研究生学位论文题录展示

考虑晶界离散分布的多晶硅薄膜晶体管模型研究

作　者: 严炳辉
导　师: 李斌
学　校: 华南理工大学
专　业: 微电子学与固体电子学
关键词: 多晶硅薄膜晶体管双栅晶界离散分布有效迁移率表面势漏电流
分类号: TN321.5
类　型: 博士论文
年　份: 2011年
下　载: 25次
引　用: 0次
阅　读: 论文下载

内容摘要

多晶硅薄膜晶体管(Poly-Si TFTs)制造工艺简单、成本低廉,且具有较好的电学特性,在有源液晶显示器、三维立体集成电路、大容量存储器等方面得到广泛应用。然而,由于多晶硅材料中存在大量晶粒间界以及陷阱态,特别是沟道中晶界离散分布,导致poly-Si TFTs沟道多种物理效应相交叠,导电机制比较复杂,给poly-Si TFTs模型建模带来一定的困难。至今工业界尚未有国际上公认的标准模型。因此,以多晶硅薄膜导电机理为基础,建立既可以准确描述poly-Si TFTs电特性,又能适用于电路仿真的模型具有重要意义。本文以多晶硅薄膜和poly-Si TFTs的导电机理和电特性为基础,开展并完成以下研究工作。第一,根据多晶硅薄膜晶粒与晶界能带不连续的物理结构以及晶界势垒主导载流子物理行为的电学特性,引用扩散-漂移、热电子发射和隧穿等三种载流子输运机制,描述载流子在薄膜中的运动行为,建立多晶硅薄膜电导模型。该模型根据温度、杂质掺杂浓度、晶界陷阱浓度、载流子自由程以及附加势垒高度等因素自动调节各输运机制的作用,因此能表征宽掺杂浓度范围和温度变化范围的多晶硅薄膜电导特性。而且模型表达形式较简单,可用于poly-Si TFTs解析模型建模。第二,以多晶硅薄膜电学特性以及上述电导模型为基础,结合晶界陷阱高斯分布以及晶界离散分布的特点,考虑表面散射、栅电压对晶界势垒调制效应、漏致晶界势垒降低效应以及漏致晶界势垒不均匀分布效应等影响载流子迁移率的主要因素,建立poly-Si TFTs有效迁移率模型。该模型较充分考虑poly-Si TFTs有效迁移率与栅电压和漏电压的关系,因此能较全面地描述了器件有效迁移率的特性。第三,针对基于阈值电压的poly-Si TFTs模型需要引用无物理意义的光滑函数连接各工作区的电流方程,而基于表面势的poly-Si TFTs模型无法体现晶粒间界离散分布对器件电特性的影响等缺点,采用基于表面势模型的建模思路,将poly-Si TFTs沟道按晶粒的个数分成若干个小TFT,同时将影响沟道中晶粒内部表面势的晶界陷阱电荷单独考虑,解决晶界势垒不利于沟道表面势求解问题,结合各小TFT电流相等的原理,建立poly-Si TFTs的直流电流模型。本模型较充分考虑了晶界势垒对poly-Si TFTs伏安特性的影响,实现单一解析方程描述poly-Si TFTs的亚阈值区、线性区和饱和区电流的目标。第四,根据对称双栅(Double Gate)MOSFETs建模思路,结合双栅DG poly-Si TFTs中沟道晶界离散分布以及沟道耦合电流效应等电学特性,考虑载流子在沟道中分布情况和输运特点,建立DG-poly-Si TFTs的漏电流模型。该模型能体现晶界离散分布特性,可以描述不同晶粒大小、晶界陷阱浓度和沟道电荷分布下的DG-poly-Si TFTs电特性。综上所述,本文以多晶硅薄膜物理特性为基础,考虑沟道中晶界离散分布的特点,采用基于表面势的建模方法,提出多晶硅薄膜电导模型、poly-Si TFTs有效迁移率模型和漏电流模型以及双栅poly-Si TFTs电流模型。这些模型能较准确地反映器件的电学特性,并且具有解析形式,模型的有效性均得到实验数据的验证。

全文目录

摘要  5-7
ABSTRACT  7-13
第一章绪论  13-25
  1.1 研究背景和意义  13
  1.2 国内外研究现状  13-22
    1.2.1 多晶硅薄膜模型的研究现状  13-16
    1.2.2 Poly-Si TFTs 的研究现状  16-21
    1.2.3 DG Poly-Si TFTs 的研究现状  21-22
  1.3 主要研究内容及论文结构  22-23
  1.4 本章小结  23-25
第二章多晶硅薄膜电导模型  25-40
  2.1 引言  25
  2.2 多晶硅薄膜电导特性  25-34
    2.2.1 空间电荷势垒  26-29
    2.2.2 电流密度  29-32
    2.2.3 平均载流子浓度  32-34
  2.3 模型仿真与结果分析  34-39
  2.4 本章小结  39-40
第三章基于晶界离散分布的poly-Si TFTs有效迁移率模型  40-60
  3.1 引言  40-41
  3.2 有效迁移率特性和模型建模  41-50
    3.2.1 载流子浓度和空间电荷势垒  41-44
    3.2.2 低漏压下沟道迁移率  44-46
    3.2.3 高漏压下沟道迁移率  46-49
    3.2.4 电流方程  49-50
  3.3 模型仿真和结果分析  50-59
    3.3.1 晶界空间电荷势垒  50-51
    3.3.2 转移特性  51-57
    3.3.3 输出特性  57-59
  3.4 本章小结  59-60
第四章基于表面势和离散晶界分布的poly-Si TFTs漏电流模型  60-79
  4.1 引言  60-61
  4.2 Poly-Si TFTs 漏电流模型建模  61-72
    4.2.1 小TFT 表面势及自由电荷  61-66
    4.2.2 晶界势垒高度与小TFT 的迁移率  66-71
    4.2.3 poly-Si TFTs 漏电流  71-72
  4.3 模型验证和结果分析  72-78
  4.4 本章小结  78-79
第五章基于晶界离散分布的DG poly-Si TFTs漏电流模型  79-94
  5.1 引言  79-80
  5.2 DG poly-Si TFTs 漏电流模型推导  80-89
    5.2.1 沟道纵向电势的求解  81-83
    5.2.2 局部迁移率  83-85
    5.2.3 漏电流  85-89
  5.3 仿真结果与讨论  89-93
  5.4 本章小结  93-94
结论  94-96
参考文献  96-109
附录  109-111
攻读博士学位期间取得的研究成果  111-113
致谢  113-114
附表  114

考虑晶界离散分布的多晶硅薄膜晶体管模型研究

内容摘要

全文目录

相似论文