学位论文 > 优秀研究生学位论文题录展示

基于H.264及AVS高清视频解码芯片的研究及ASIC实现

作　者: 杨意仲
导　师: 张申科
学　校: 同济大学
专　业: 电路与系统
关键词: H.264/AVC AVS PCI DDR FPGA
分类号: TN492
类　型: 硕士论文
年　份: 2007年
下　载: 37次
引　用: 0次
阅　读: 论文下载

内容摘要

AVS是我国自主开发的视频编码标准，而H．264是国际上性能很好的一个视频编码标准。相比与以前的MPEG系列、H．26X系列来说，H．264／AVC和AVS视频压缩标准，在同样的图像质量情况下，能大幅度地提高压缩比，但与此同时硬件实现解码的复杂度也随之上升，给硬件设计带来一定的挑战。研究设计同时支持这两个标准的解码芯片，不仅使得芯片的功能更强，而且对于以后的双模或多模视频解码芯片的研究具有重要的意义。虽然AVS和H．264两种标准在算法上有不小的差别，但它们之间存在着共性，本设计利用了两者的共同点，采用了模块复用的设计方法，这种方法大大减小了芯片的面积，也意味着减小了芯片的成本，提高芯片的市场竞争力。本设计利用PCI总线传输解码需要的视频流以及完成系统的调试工作。由于AVS、H．264的新特点，比如：多参考帧、可变块大小、4抽头／6抽头插值滤波器，AVS&H．264视频解码器带宽要求额外高。本设计考虑到系统对带宽的要求和成本问题，选用DDR SDRAM作为外存。本文在讲述整个解码芯片的整体设计后，将重点分析PCI DMA控制器件、解码图象在SDRAM中的摆放及参考块读取模块的设计。在设计方法上，采用自顶向下的设计方法，首先进行系统结构设计，并用C语言设计了系统模型，由C模型为RTL的仿真提供测试向量。在设计的各个阶段都进行了仿真，以保证每个阶段设计的正确性。针对仿真后的RTL代码，对解析AVS和H264的码流进行了周期分析，并通过了FPGA验证，在FPGA上能够实时解码标准清晰度视频。ASIC综合使用了SIMC的0.18μm CMOS单元库，用Synopsys的Design Compiler进行综合，综合及仿真结果表明，该设计能够实现高清晰度视频的实时解码。

全文目录

摘要  6-7
ABSTRACT  7-13
第一章引言  13-23
  1.1 本课题的研究背景  13-20
    1.1.1 数字音视频编解码技术  13-15
    1.1.2 视频编码标准的发展  15-17
    1.1.3 AVS与H264发展及现状  17-20
  1.2 本课题的研究目的  20
  1.3 本课题的研究意义  20-21
  1.4 本文的组织结构  21-23
第二章视频编解码技术及标准概述  23-46
  2.1 视频压缩基本知识  23-27
    2.1.1 空间采样  25
    2.1.2 时间采样  25
    2.1.3 亮度和色度  25-26
    2.1.4 采样格式  26-27
    2.1.5 图像格式  27
  2.2 视频编码标准  27-31
    2.2.1 H.261  27-28
    2.2.2 H.263  28
    2.2.3 MPEG-1  28-29
    2.2.4 MPEG-2  29
    2.2.5 MPEG-4  29-30
    2.2.6 H.264  30
    2.2.7 AVS  30-31
  2.3 视频编解码器的一些基本理论  31-35
    2.3.1 离散余弦变换DCT  31-33
    2.3.2 量化器  33
    2.3.3 之型扫描与游程编码  33-34
    2.3.4 熵编码  34-35
    2.3.5 运动估计和运动补偿  35
  2.4 H.264和AVS视频编解码器的结构  35-37
    2.4.1 H.264和AVS视频编码器的结构  35-36
    2.4.2 H.264和AVS视频解码器的结构  36-37
  2.5 H.264和AVS关键技术  37-46
    2.5.1 帧内预测  37-41
    2.5.2 帧间预测  41-43
    2.5.3 环路滤波  43
    2.5.4 变化与量化  43-44
    2.5.5 熵编码  44-46
第三章整体系统架构  46-51
  3.1 HDTV视频解码系统的特征  46-47
  3.2 功能分析  47
  3.3 整体设计要求  47
  3.4 模块划分  47-50
  3.5 系统验证平台  50
  3.6 本章节小结  50-51
第四章 PCI DMA控制器的设计  51-71
  4.1 PCI总线概述  51
  4.2 PCI总线信号定义  51-56
  4.3 DMA传输方式介绍  56-57
  4.4 PCI DMA控制器的硬件设计  57-67
    4.4.1 顶层接口信号说明  57-59
    4.4.2 硬件结构及说明  59-66
    4.4.3 DMA传输流程图  66-67
  4.5 PCI DMA控制器的驱动开发  67-70
    4.5.1 一般驱动的设计  67-69
    4.5.2 利用WinDriver开发PCI设备驱动程序  69
    4.5.3 WinDriver主要特征  69
    4.5.4 PCI DMA驱动程序的开发  69-70
  4.6 本章节小结  70-71
第五章参考块获取模块的设计  71-86
  5.1 SDRAM介绍  71-74
    5.1.1 DDR SDRAM主要特性  72
    5.1.2 DDR SDRAM读操作特征  72-73
    5.1.3 DDR SDRAM写操作特征  73
    5.1.4 DDR SDRAM操作的overhead  73-74
  5.2 解码系统带宽分析与视频数据在内存中的摆放格式  74-79
    5.2.1 解码系统带宽分析  74-75
    5.2.2 视频数据在内存中的摆放格式  75-78
    5.2.3 本设计解码图象的摆放  78-79
  5.3 MF模块的设计与实现  79-85
    5.3.1 MF模块(参考块获取模块)的功能定义  79-80
    5.3.2 参考块的大小  80-82
    5.3.3 MF模块的硬件结构及各模块的功能  82-85
  5.4 本章小结  85-86
第6章 H264与AVS双标准解码器实现结果  86-88
  6.1 系统仿真和FPGA原型验证  86-87
  6.2 解码器的综合结果  87
  6.2 本章节小结  87-88
第7章总结与展望  88-89
致谢  89-90
参考文献  90-92
个人简历在读期间发表的学术论文与研究成果  92

基于H.264及AVS高清视频解码芯片的研究及ASIC实现

内容摘要

全文目录

相似论文