学位论文 > 优秀研究生学位论文题录展示

65纳米输入输出单元库研究和开发

作 者: 翁文君
导 师: 洪志良;朱澄宇
学 校: 复旦大学
专 业: 电子与通信工程
关键词: 输入输出单元库 65纳米 静电放电防护
分类号: TN402
类 型: 硕士论文
年 份: 2010年
下 载: 25次
引 用: 0次
阅 读: 论文下载
 

内容摘要


单元库在集成电路设计中是一个重要的组成部分,因为单元库包含了组成集成电路的基本单元,且由于单元库的广泛适用性,良好兼容性和可重复利用性,使得集成电路的设计周期得到了可观的缩短,所以单元库在集成电路设计中已被广泛使用。其中,输入输出单元(I/O)作为连接集成电路主体芯片与外界的桥梁,不仅提供了输出驱动和接收信号功能,而且还能为内部集成电路提供有效的静电防护,是唯一每一芯片都必须用的单元。随着集成电路制造工艺的发展,集成电路的尺寸不断缩小,对输入输出单元库的性能和面积要求越来越高,以适应不同集成电路的功能要求。而且,由于工艺的演进,栅氧的变薄,对输入输出单元库的静电放电防护结构设计提出了新的挑战。如何在输入输出单元有限的面积上,既实现高性能的输入输出功能,又提供强壮可靠的静电放电(ESD)防护成为了一个有意义的研究课题。本沧文采用65纳米互补式金属氧化物半导体工艺,设计并验证一套输入输出单元库,此单元库包含输入输出单元,电源单元,电源分割单元及填充单元等。其中,输入输出单元有多种功能类型可供选择,包括输入单元,输出单元和输入输出双向单元,以达到最优化的版图设计及灵活的芯片布局。其输出单元中可以选择六种输出驱动电流强度,包括2、4、8、12、16、24毫安;输入单元可选择可控或者不可控的上拉或者下拉电阻,以及是否具有施密特触发功能,以提升对输入信号的抗干扰能力。在静电放电防护结构设计上,本单元库采用了新型电阻电容钳位式(RC Clamp)静电防护结构,以达到此深亚微米工艺下快速及有效的静电放电防护。本单元库的版图面积极具竞争力,每个单元尺寸仅为宽30微米,高188微米。本论文在中芯国际65纳米逻辑工艺下设计并制造此单元库,从电路设计,仿真,测试电路设计到流片后测试,实验晶片的测试结果表明此单元库已验证所有预期功能,包括I00MHz下信号输出,信号接收,逻辑控制,以及全晶片静电放电防护,达到HBM>8.0KV, MM>375V的高ESD防护性能。

全文目录


摘要  4-5
Abstract  5-7
第一章 绪论  7-12
  1.1 研究动机与目的  7-10
    1.1.1 输入输出接口遇到的挑战  7-8
    1.1.2 ESD遇到的挑战  8-10
  1.2 输入输出库介绍  10-11
  1.3 论文架构  11-12
第二章 I/O设计及ESD防护的研究  12-20
  2.1 JEDEC标准  12-13
    2.1.1 JEDEC逻辑器件标准  12
    2.1.2 EDEC数字电路接口标准  12-13
  2.2 ESD测试模式  13-16
    2.2.1 人体放电模式(HBM)  13-14
    2.2.2 机器放电模式(MM)  14-15
    2.2.3 元件充电模式(CDM)  15-16
    2.2.4 电场感应模式(FIM)  16
  2.3 常用ESD防护元件和电路的研究  16-20
第三章 输入输出单元的设计及仿真结果  20-43
  3.1 输入输出单元介绍  20-22
  3.2 直流和交流特性  22-26
    3.2.1 直流特性  22-24
    3.2.2 交流特性  24-26
  3.3 输出级  26-28
  3.4 电平转换器  28-31
  3.5 输入级  31-40
  3.6 上下拉电阻  40
  3.7 前置驱动器  40-42
  3.8 单元版图布局  42-43
第四章 ESD防护电路设计和版图  43-55
  4.1 简介  43-44
  4.2 电源和地单元  44-51
  4.3 电源分割单元  51-55
第五章 性能及ESD实验结果  55-66
  5.1 测试芯片的设计  55-56
    5.1.1 性能测试芯片的设计  55
    5.1.2 ESD测试芯片的设计  55-56
  5.2 测试环境  56-57
  5.3 性能测试结果及分析  57-64
    5.3.1 IV特性测试结果  57-60
    5.3.2 AC特性测试结果  60-64
    5.3.3 AC特性测试结果分析及设计改善  64
  5.4 ESD测试结果及分析  64-66
第六章 结论与展望  66-68
  6.1 结论  66
  6.2 展望  66-68
参考文献  68-70
致谢  70-71

相似论文

  1. 一款防数据残留攻击的安全SRAM全定制设计,TP333.8
  2. 高压砷化镓太阳阵ESD效应及防护技术研究,TM914.4
  3. 基于65纳米制造工艺的ARM9核后端物理设计,TP368.11
  4. 芯片制造工艺中的静电放电(ESD)及其防治对策研究,TN405
  5. 微流体脉冲驱动—控制的芯片点样系统设计及实验研究,TN402
  6. 一种可编程实时时钟芯片的研究与设计,TN402
  7. 无源RFID标签芯片的低功耗电源管理系统,TN402
  8. 一种电阻式触摸屏控制器芯片设计,TN402
  9. 面向汽车应用的高可靠性电控单元研究,TN402
  10. 基于SystemVerilog的URAT模块功能验证,TN402
  11. 时钟网格在ASIC设计中的应用,TN402
  12. 基于AES的超高频RFID安全标签芯片的研究与开发,TN402
  13. 一种新工艺的杂质分布拟合及模型参数提取的研究,TN402
  14. 应用于射频SOC芯片的低噪声高PSRR的LDO的设计,TN402
  15. 工艺偏差下的电源地网络快速仿真分析方法,TN402
  16. 基于65纳米的ARM926EJS低功耗设计实现研究,TN402
  17. 电流模WLED升压恒流驱动器,TN402
  18. FPGA芯片TILE单元建模以及故障覆盖率分析,TN402
  19. 基于龙芯3A的模块化开发板的设计与实现,TN402
  20. 非接触CPU卡的设计与验证,TN402
  21. USB2.0总线控制芯片FX2结构原理及应用研究,TN402

中图分类: > 工业技术 > 无线电电子学、电信技术 > 微电子学、集成电路(IC) > 一般性问题 > 设计
© 2012 www.xueweilunwen.com