学位论文 > 优秀研究生学位论文题录展示

基于FPGA的视频图像四画面分割器的设计

作　者: 薛晓军
导　师: 许江淳
学　校: 昆明理工大学
专　业: 检测技术与自动化装置
关键词: FPGA 视频图像网络传输四画面分割器
分类号: TP391.41
类　型: 硕士论文
年　份: 2010年
下　载: 107次
引　用: 0次
阅　读: 论文下载

内容摘要

近年来,随着视频监控系统在各个领域的广泛应用,作为系统组成之一的多画面分割器的应用也愈来愈普遍。如在有多个摄像机组成的电视监控系统中,往往采用视频切换器使多路图像在一台监视器上轮流显示。但有时为了让监控人员能同时看到所有监控点的情况,往往采用多画面分割器使得多路图像同时显示在一台监视器上。这样,既减少了监视器的数量,又能使监控人员一目了然地监视各个部位的情况。如使用一台四画面分割器,则可在一台监视器上同时监控4个不同的场景,而只需使用一台录像机便可对4路视频信号同时实时录像以保存数据。本文基于FPGA器件和嵌入式操作系统μClinux,采用模块化功能单元设计的思想和SOPC软硬件协同开发的技术,应用QuartusⅡ、NiosⅡIDE等目前较为流行的嵌入式开发软件以及最为广泛的IP网络,提出和设计了一个四路视频数据的接收、抽取、显示及切换系统,通过在DE2₇0开发板上进行调试运行,验证了设计的正确性,完成了四画面分割器的设计。系统设计特点如下：1、本文通过硬件描述语言Verilog编写缓存、显示等IP Cores,并将这些模块挂载到Avalon总线上。IP Core相对独立并可以重复利用,具有占用芯片面积小、运行速度快、功耗低等特点,使整个系统的运行速度得到提高,功耗降低。2、充分发挥了SOPC Builder的作用。本设计在SOPC Builder中加入CPU、存储器、网络接口等设备并将其通过Avalon总线有机的结合在一起,方便快捷地构建了适合本设计的硬件系统。3、进行了嵌入式μClinux操作系统往DE2₇0开发板的移植。从而方便地利用操作系统的网络功能实现IP网络上视频数据的接收。4、在NiosⅡIDE环境下通过C语言编程的方法实现单幅、四幅静态图片显示等功能。5、将NiosⅡIDE环境下实现的算法移植到操作系统,并加入图像处理算法,实现了实时视频图像数据分辨率的转换、切换显示等功能。6、将软硬件协同下载到DE2₇0开发板上,进行系统的调试运行,运行过程如下：系统通过路由器从网络上接收前端四个摄像头传来的640×480分辨率、RGB格式的视频数据包,分别将其抽取为320x240分辨率,然后将四幅图像同时显示在VGA显示器的四个指定位置。根据显示需要,可随时使用开关来选择四个画面中的任意一幅,并对其进行全屏显示,即在640×480、320×240分辨率之间实现切换显示。运行结果达到预期效果,验证了系统设计的正确性,完成了四画面分割器的设计。7、传统的视频图像分割控制系统都是使用复杂的视频矩阵及PC控制机来实现的,而本文则采用了IP路由和操作系统来实现。系统的成本和操作的复杂性得到了降低和简化,灵活性和可升级性也得到了极大的扩展。该系统可用于工厂、银行、小区等场合的全天候智能监控,具有广阔的市场和应用前景。

全文目录

摘要  3-5
Abstract  5-9
第一章绪论  9-14
  1.1 研究背景及意义  9-12
    1.1.1 引言  9
    1.1.2 画面分割器  9-10
    1.1.3 数字图像处理技术  10
    1.1.4 嵌入式系统  10-12
  1.2 课题的提出  12
  1.3 实现的技术方案  12-13
  1.4 论文结构  13-14
第二章 SOPC系统开发基础  14-23
  2.1 FPGA基本概念及设计流程介绍  14-17
    2.1.1 FPGA基本概念  14-15
    2.1.2 FPGA设计流程  15-17
  2.2 SOPC基本概念及开发流程  17-20
    2.2.1 SOPC基本概念  17-18
    2.2.2 SOPC系统开发流程  18-20
  2.3 系统开发平台介绍  20-22
    2.3.1 系统硬件开发平台介绍  20-21
    2.3.2 系统软件开发平台介绍  21-22
  2.4 本章小结  22-23
第三章系统总体设计  23-29
  3.1 系统功能介绍  23
  3.2 系统结构设计  23-26
    3.2.1 硬件结构设计  24-25
    3.2.2 软件结构设计  25-26
  3.3 系统设计流程  26-28
    3.3.1 硬件设计流程  26-27
    3.3.2 软件设计流程  27-28
  3.4 本章小结  28-29
第四章系统硬件设计  29-56
  4.1 SOPC系统硬件架构  29-35
    4.1.1 FPGA内部架构  30
    4.1.2 Avalon总线介绍  30-33
    4.1.3 流传输模式的介绍  33-35
  4.2 缓存模块(Pixel Buffer)的设计及挂载  35-40
    4.2.1 Pixel Buffer的设计  35-38
    4.2.2 Pixel Buffer的挂载  38-40
  4.3 显示模块(Video Out)的设计及挂载  40-44
    4.3.1 Video Out的设计  40-42
    4.3.2 Video Out的挂载  42-43
    4.3.3 Pixel Buffer与Video Out的连接  43-44
  4.4 自定义模块的仿真验证  44-45
  4.5 其他模块的设计  45-48
    4.5.1 Reset_Delay模块的设计  46
    4.5.2 PLL模块的设计  46-48
  4.6 SOPC系统的搭建  48-55
    4.6.1 在SOPC Builder中搭建系统  48-54
    4.6.2 在QuartusⅡ中生成系统  54-55
  4.7 本章小结  55-56
第五章系统软件设计  56-65
  5.1 NiosⅡIDE环境下软件的设计开发  56-57
  5.2 μClinux系统下软件的设计开发  57-64
    5.2.1 μClinux在DE2_70上的移植  58-61
    5.2.2 内核的硬件配置  61-62
    5.2.3 μClinux下软件设计  62-64
  5.3 本章小结  64-65
第六章系统调试与运行测试  65-70
  6.1 硬件下载  65-66
  6.2 软件下载  66
  6.3 系统运行与测试  66-68
  6.4 系统对资源的使用情况  68-69
    6.4.1 FPGA资源的使用情况  68-69
    6.4.2 DE2_70开发板资源的使用情况  69
  6.5 本章小结  69-70
第七章总结与展望  70-72
  7.1 论文工作总结  70-71
  7.2 进一步工作展望  71-72
致谢  72-73
参考文献  73-75
附录:攻读硕士学位期间发表的论文及取得的成果  75

基于FPGA的视频图像四画面分割器的设计

内容摘要

全文目录

相似论文