学位论文 > 优秀研究生学位论文题录展示

基于FPGA的混沌加密芯片技术研究

作　者: 陈红
导　师: 王执铨
学　校: 南京理工大学
专　业: 控制理论与控制工程
关键词: 混沌加密序列密码分组密码 FPGA VHDL
分类号: TN918
类　型: 硕士论文
年　份: 2004年
下　载: 383次
引　用: 1次
阅　读: 论文下载

内容摘要

利用混沌的对初值和参数敏感、伪随机以及遍历等特性设计的加密方案，相对传统加密方案而言，表现出许多优越性能，尤其在快速置乱和扩散数据方面。目前，大多数混沌密码倾向于软件实现，这些实现方案中数据串行处理且吞吐量有限，因而不适合硬件实现。本论文分别介绍了适合FPGA(现场可编程门阵列)并行实现的序列密码和分组密码方案。序列密码方案，对传统LFSR(线性反馈移位寄存器)进行改进，采用非线性的混沌方程代替LFSR中的线性反馈方程，进而构造出基于混沌伪随机数发生器的加密算法。分组密码方案，从图像置乱的快速性考虑，将两维混沌映射扩展到三维空间；同时，引入另一种混沌映射对图像数据进行扩散操作，以有效地抵抗统计和差分攻击。对于这两种方案，文中给出了VHDL(硬件描述语言)编程、FPGA片内功能模块设计、加密效果以及硬件性能分析等。其中，序列密码硬件实现方案，在不考虑通信延时的情况下，可以达到每秒61.622兆字节的加密速度。实验结果表明，这两种加密算法的FPGA实现方案是可行的，并且能够得到较高的安全性和较快的加密速度。

全文目录

1 绪论  7-12
  1.1 课题提出的背景  7
  1.2 密码学  7-10
    1.2.1 密码学简介  8
    1.2.2 密码学分类  8-9
    1.2.3 现代密码学的走向  9-10
  1.3 本文的主要工作  10-12
2 混沌及两种基于混沌的加密算法  12-30
  2.1 混沌加密基础  12-15
    2.1.1 混沌及其特性  12-13
    2.1.2 混沌在密码学中的应用  13-15
  2.2 基于混沌序列密码的硬件并行实现算法方案  15-22
    2.2.1 序列密码基础  15-17
    2.2.2 基于混沌伪随机位序列发生器的并行加密算法  17-19
    2.2.3 算法性能分析  19-22
  2.3 基于混沌分组密码的图像加密算法方案  22-29
    2.3.1 分组密码基础  23-25
    2.3.2 基于混沌的分组密码算法  25-28
    2.3.3 基于混沌分组密码的图像加密算法方案  28-29
  2.4 本章小结  29-30
3 可编程逻辑器件设计方法与FPGA选型  30-39
  3.1 可编程逻辑器件及EDA技术简介  30-31
  3.2 FPGA的结构与特点  31-32
  3.3 可编程逻辑器件“自顶向下”的设计方法  32-35
    3.3.1 电子电路设计方法及发展  32-33
    3.3.2 FPGA设计方法  33-35
  3.4 硬件描述语言与仿真工具  35-37
    3.4.1 VHDL简介  35-36
    3.4.2 VHDL语法  36-37
    3.4.3 VHDL仿真工具  37
  3.5 硬件选型  37-38
  3.6 本章小结  38-39
4 序列密码的FPGA设计  39-46
  4.1 加密算法的FPGA芯片设计  39-42
    4.1.1 FPGA片内设计  39-42
    4.1.2 FPGA片外设计  42
  4.2 实验结果与分析  42-45
    4.2.1 实验器件与实验环境  42-43
    4.2.2 Modelsim仿真的波形结果  43-44
    4.2.3 一个图像加密的例子  44-45
  4.3 加密芯片的性能分析  45
  4.4 本章小结  45-46
5 分组密码的FPGA设计  46-55
  5.1 分组密码各功能模块的FPGA芯片设计  46-52
    5.1.1 置乱模块设计  46-48
    5.1.2 扩散模块设计  48-49
    5.1.3 密钥产生模块设计  49-50
    5.1.4 内存模块设计  50-52
  5.2 实验结果与分析  52-54
    5.2.1 Modelsim仿真的波形结果  52
    5.2.2 加密效果演示  52-53
    5.2.3 加密芯片的资源耗费统计与可行性分析  53-54
  5.3 本章小结  54-55
6 结束语  55-56
  6.1 本文工作总结  55
  6.2 未来工作展望  55-56
致谢  56-57
参考文献  57-60
附录  60-65
  附录A 序列密码硬件设计电路图  60-63
  附录B 分组密码硬件设计电路图  63-65

基于FPGA的混沌加密芯片技术研究

内容摘要

全文目录

相似论文