学位论文 > 优秀研究生学位论文题录展示
同步时序电路中的重定时算法研究
作 者: 李敏
导 师: 黄少滨
学 校: 哈尔滨工程大学
专 业: 计算机软件与理论
关键词: 集成电路 同步时序电路 重定时 时序调整策略
分类号: TN402
类 型: 硕士论文
年 份: 2003年
下 载: 130次
引 用: 0次
阅 读: 论文下载
内容摘要
随着集成电路规模的扩大及其应用的推广,迫切需要缩短设计时间,降低设计难度。高层次综合(HLS)系统就起着这样的作用。但是由于综合器综合得到的电路网表不一定能达到设计者的设计要求,所以需针对给定的速度要求,对综合得到的时序电路进行速度优化。优化的方法大致可分为两类:(1)组合优化方法,即将组合电路的优化方法直接用于时序电路。(2)重定时,重定时在保证功能不变的前提下,通过移动时序元件的位置和改变时序元件的个数来优化同步时序电路的速度、面积和功耗。 Leiserson和Saxe于1983年提出了利用重定时优化同步时序电路,并于1991年对重定时优化算法做了全面的总结。近年来,重定时技术被应用于电子设计自动化的各个领域中。遗憾的是,以前提出的重定时算法不能很好地与组合优化方法结合起来。而实际的电路优化系统应该将重定时算法与其它组合优化方法结合在一个优化流中,充分发挥二者的优势。本文提出一种新的重定时算法,可以与其它组合优化算法很好地结合。 当给定设定的时序约束条件,如目标时钟周期时,利用重定时优化可以消除时序冲突,我们称此重定时优化方法为时序调整策略。有效重定时的判定算法是重定时优化的关键,因此也是时序调整策略的关键。在时序调整策略中,有效重定时的判定算法主要分为两类,一类是基于图中最小权路径算法的有效重定时的判定算法,另一类是基于简单重定时的有效重定时的判定算法。本文在基于简单重定时的基础上提出了一种重定时算法FAM,此算法的时间计算复杂度较经典算法FEAS有所改善。 本文对重定时算法进行了深入研究,目的在于消除同步时序电路的时序冲突,从而缩短集成电路的设计时间。
|
全文目录
第1章 绪论 10-27 1.1 项目背景 10-13 1.1.1 集成电路的发展 10-12 1.1.2 IC设计开发技术的发展历史 12-13 1.2 电子设计自动化中的重定时技术的理论研究 13-16 1.3 重定时技术的应用研究 16-24 1.3.1 高层次综合中的重定时技术 18-19 1.3.2 考虑连线延时和时钟偏斜的重定时技术 19-20 1.3.3 电路可测性设计中的重定时技术 20-22 1.3.4 以功耗为目的的重定时技术 22 1.3.5 重定时技术与其它优化技术相结合 22-24 1.3.6 重定时在DSP电路中的应用 24 1.4 问题的提出 24-25 1.5 本文的主要内容 25-27 第2章 同步时序电路的时序约束条件及时序分析 27-40 2.1 引言 27-28 2.2 同步时序电路的时序模型和时钟模型 28-31 2.2.1 同步时序电路的时序模型 28-29 2.2.2 同步时序电路的时钟模型 29-31 2.3 同步时序电路的时序约束条件 31-36 2.3.1 单相、沿触发同步时序电路的时序约束条件 31-32 2.3.2 多相、电平触发同步时序电路的时序约束条件 32-34 2.3.3 具有有效时钟规划同步时序电路的时序约束条件 34-36 2.4 同步时序电路的时序分析 36-39 2.4.1 单相、沿触发同步时序电路的时序分析 37-38 2.4.2 多相、电平触发同步时序电路的时序分析 38-39 2.5 本章小结 39-40 第3章 重定时的基本理论 40-56 3.1 引言 40 3.2 同步时序电路优化中的重定时 40-46 3.2.1 重定时(Retiming) 40-44 3.2.2 性能驱动的重定时优化算法 44-45 3.2.3 重定时变换下电路的行为等价性 45-46 3.3 重定时优化后的电路的初始态计算 46-51 3.3.1 重定时电路的初始态 46-49 3.3.2 重定时优化后的电路的初始态计算 49-51 3.4 以时钟周期为目标的重定时优化策略 51-55 3.5 本章小结 55-56 第4章 时序电路优化的改进重定时算法 56-64 4.1 问题的引入 56 4.2 组合逻辑电路的优化方法 56-58 4.2.1 分支界限法 56-57 4.2.2 动态规划法 57 4.2.3 整数线性规划法 57-58 4.3 现有的重定时算法分折 58-60 4.4 改进的重定时算法 60-63 4.4.1 算法思想 60-61 4.4.2 算法描述 61-62 4.4.3 算法时间复杂性 62-63 4.4.4 与其它组合优化方法的结合 63 4.5 本章小结 63-64 第5章 基于简单重定时变换的有效重定时判定算法 64-73 5.1 引言 64 5.2 时序调整策略 64-66 5.3 基于简单重定时变换的有效重定时判定算法 66-68 5.4 同步时序电路中的时序调整算法FAM 68-72 5.5 本章小结 72-73 结论 73-74 参考文献 74-78 攻读硕士学位期间发表的论文和取得的科研成果 78-79 致谢 79
|
相似论文
- 集成电路企业税收筹划研究,F406.72
- 用于集成式ATCXO的EEPROM修调电路设计,TP333
- ZXGJ公司采购与供应风险研究,F426.6
- 时钟网格在ASIC设计中的应用,TN402
- 用于超大规模集成电路的多栅MOSFET研究,TN386
- VLSI测试系统 直流参数测量子系统的实现,TN47
- 项目管理在集成电路设计项目中的应用,TN402
- S波段GaN基HEMT内匹配平衡功率放大器研究,TN722.75
- 符号化仿真器用于CMOS模拟集成电路设计自动化的新进展,TN432
- 超大规模集成电路详细布局算法研究,TN47
- 多网网关控制模块及带宽测量技术的研究,TN915.05
- 基于模块尺寸预处理的布图规划问题研究,TN47
- 超大规模集成电路的布局算法研究,TN47
- 低压低功耗CMOS运算放大器设计,TN722.77
- ECC标量乘法VLSI实现以及功耗分析攻击技术研究,TN918.1
- 数字集成电路测试系统软件设计,TN431.2
- 电流镜结构的电磁兼容设计,TN40
- 数字信号处理算法的FPGA高速实现研究,TN911.72
- LTE系统中主同步信号检测算法的研究与实现,TN929.5
- 基于三维结构的SoC低功耗测试技术研究,TN47
- 试论我国集成电路布图设计的特殊保护,D923.4
中图分类: > 工业技术 > 无线电电子学、电信技术 > 微电子学、集成电路(IC) > 一般性问题 > 设计
© 2012 www.xueweilunwen.com
|