学位论文 > 优秀研究生学位论文题录展示

基于时间交替采样结构的高速ADC系统

作　者: 黄争
导　师: 管庆
学　校: 电子科技大学
专　业: 信息与通信工程
关键词: 时间交替采样模拟电路设计信号完整性分析采样后数据分析误差来源分析误差矫正算法实现
分类号: TP335
类　型: 硕士论文
年　份: 2007年
下　载: 481次
引　用: 14次
阅　读: 论文下载

内容摘要

随着数字通信技术的不断发展,在许多应用中要求使用高速数据采集系统。虽然近几年单片ADC的速度有了很大提高,但是仍然难以在高速度的同时做到高精度。这是被现阶段的模拟器件制造工艺所限制的,要想实时地实现突破这个瓶颈,唯一的方法就是并行多通道技术[1]。也称为时间交替(Time-interleaved)模式,即前端并行逐次采样后端串行多路复用。时间交替采样技术是唯一的对输入信号没有限制的实时采样技术,可以突破AD转换器以及相关器件工作速度的限制,得到超高速数据采集系统。然而,由于时间交替采样技术依赖于各子通道间的精确配合,这种技术不可避免地存在固有误差。那就是各通道ADC之间的增益和偏置难以做到严格的一致,各通道间的采样时钟相位延时也难以做到准确无偏。这样,由于各通道间无法做到严格匹配,会给采样后的信号带来失真。由于这些误差的存在,使得硬件上低成本实现时间交替采样技术的可能性微乎其微,如何使用软件方法在采样后矫正所得的失真数据是本文的研究重点之一。本文介绍了一种基于时间交替采样技术的高速ADC系统,整个系统采用全数字方式实现时间交替采样技术,结构灵活多变。其最高采样率可达1GSPS,采样精度为8位,使用PLL和时钟分配芯片为4块8位250MSPS的ADC提供采样时钟,使用FPGA+DSP的后端处理系统对采样得到的数据进行分析和矫正,矫正后的有效位数达到6.5位以上。在本项目中,本人设计和调试了系统硬件,对采样后数据的误差在时域和频域上进行了分析,在Matlab上研究了在时域上进行误差矫正的算法,并最终在DSP上实现了采样误差矫正,同时对本采样系统的一些指标进行了评估。

全文目录

摘要  4-5
ABSTRACT  5-12
缩略词表  12-13
第一章引言  13-16
  1.1 项目背景与价值  13-14
  1.2 项目内容  14
  1.3 论文内容  14-16
第二章时间交替采样技术简介  16-20
  2.1 时间交替采样技术简介  16-17
  2.2 时间交替采样技术的实现难点  17-18
  2.3 时间交替采样技术的研究发展现状  18-20
第三章系统硬件平台的搭建和调试  20-44
  3.1 硬件平台的组成  20-21
  3.2 模拟信号输入部分  21-25
  3.3 时钟的产生和分配部分  25-29
  3.4 模数转换部分  29
  3.5 数据的接收和缓存部分  29-31
  3.6 数据的处理和上报部分  31-32
  3.7 电源管理  32-33
  3.8 高速电路中的信号完整性分析  33-42
  3.9 本系统硬件部分总结  42-44
第四章矫正前采样效果及误差分析  44-58
  4.1 系统的工作流程  44-46
  4.2 矫正前的采样效果  46-49
  4.3 采样误差分析  49-56
  4.4 误差分析部分总结  56-58
第五章误差消除算法的实现  58-74
  5.1 本系统误差的特点  58-59
  5.2 本系统三种误差值的测定  59-63
  5.3 系统误差的矫正  63-65
  5.4 矫正前后系统采样效果对比  65-71
  5.5 系统指标测试  71-74
第六章总结和展望  74-76
参考文献  76-78
致谢  78-79
攻读硕士学位期间的研究成果  79-80

基于时间交替采样结构的高速ADC系统

内容摘要

全文目录

相似论文